DEVIGNE Clément : Execution sécurisée d'applications sur plate-forme many-cores .
2016
KARAOUI Mohamed : Système de fichiers scalable pour architectures manycores à faible empreinte énergétique .
LIU Hao : Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation .
2015
FUGUET TORTOLERO Cesar : Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur many-core à mémoire partagée cohérente .
2014
ZINE EL ABIDINE Khouloud : Méthode de prototypage virtuel permettant l’évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce .
ALMALESS Ghassan : Conception d'un système d'exploitation pour une architecture many-cores à mémoire partagée cohérente de type cc-NUMA .
2013
GIOJA Hermann : Techniques de modélisation transactionnelle en temps distribué avec synchronisation relâchée pour la simulation parallèle d'architectures many-core .
VIEIRA DE MELLO Aline : Architectures de micro-réseaux intégrés sur puce dans le systhèmes multi-processeurs massivement parallèles .
GUTHMULLER Eric : Architecture adaptative de mémoire cache exploitant les techniques d'empilement tridimensionnel dans le contexte des multiprocesseurs intégrés sur puce .
MIRO PANADES Ivan : Conception et implantation d'un micro-réseau sur puce avec garantie de service .
BEILLEAU Nicolas : Convertisseurs Analogique-Numérique Sigma-Delta Passe-Bande RF .
SHEIBANYRAD Hamed : Implémentation Asynchrone d'un Réseau-sur-Puce Distribué .
2007
BOURGUET Vincent : Conception d'une bibliothèque de composants analogiques pour la synthèse orientée Layout .
ALEXANDRE Christophe : CORIOLIS : une plate-forme ouverte pour l'évaluation de flots de conception VLSI fortement intégrés .
TUNA Matthieu : Auto-test logiciel des systèmes intégrés sur Puce (SoC) .
FAURE Etienne : Communications matériel/logiciel dans les ystèmes sur puce multi-processeurs orientés télécommunications .
2006
BEAUDENON Vincent : Diarammes de décision de données pour la vérification de systemes matériels .
BUCHMANN Richard : Accélaration de la simulation de systèmes sur puce par transformation de modèles au niveau tranfert entre registres en modèles précis au cycle .
NGUYEN-TUONG Pierre : Définition et implantation d'un langage de conception de composants analogiques réutilisables .
CHARLERY Hervé : Intégration d'un micro-réseau à commutation de paquets dans un système multiprocesseur à mémoire partagée intégré sur puce .
2002
GLÜCK Olivier : Optimisations de la bibliothèque de communication MPI pour machines parallèles de type grappe de PC sur une primitive d'écriture distante .
STOICA Alexandru : Étude d'une Architecture de Commutateur ATM Haut Débit avec Respect de la Qualité de Service .
2001
HOMMAIS Denis : Une méthode d'évaluation et de synthèse des communications dans les systèmes intégrés matériel-logiciel .
FENYÖ Alexandre : Conception et réalisation d'un noyau de communication bâti sur la primitive d'écriture distante, pour machines parallèles de type "grappe de PCs" .
2000
DESBARBIEUX Jean-Lou : Conception et réalisation d'un contrôleur réseau programmable pour machine parallèle de type "grappe de PC" .
GUERRIER Pierre : Un Réseau d'interconnexion pour systèmes intégrés .
1999
JACOMME Ludovic : Analyse sémantique de descriptions VHDL synchrones en vue de la synthèse .
1998
GOEURY Alain : Conception d'un routeur intégré possédant un tampon central et un mécanisme d'auto-configuration .
DIOURY Karim : Analyse temporelle hiérarchique des circuits VLSI à très haute densité d'intégration .
FLORENT Olivier : Une méthode de test des circuits intégrés, basée sur un découpage structurel peu recouvrant .
BOUARAOUA Abdelhafid : Mise en Oeuvre, l'Evaluation des Performances et la Vérification de la Validité de Topologies et de Schémas de Routage pour l'Aide à la Conception de Réseaux d'Interconnexion pour Architectures Parall .
GUIGNET Jean : Abstraction Fonctionnelle des Composants VLSI .
1997
REMY Pascal : Outils de vérification pour circuits VLSI AsGa MESFET par des méthodes d'abstraction fonctionnelle .
COUTEAUX Pascal : Étude d'un circuit de sérialisation à 3 Gbits/s en technologie BiCMOS .
REIBALDI Vincent : Conception et réalisation d'un routeur paquets à hautes performances .
PIERRE DUPLESSIX Anne : Étude et réalisation d'une liaison série à 1 GBaud indépendante du codage des données .
1996
BRUNEL Jean-Yves : Synthèse d'architecture de circuits intégrés : Etude de l'ordonnancement au niveau transfert de registres pour prendre en compte les contraintes temporelles imposées par les bibliothèques d'opérateurs .
HERVIEU Marc : Étude architecturale d'un système de reconnaissance en ligne de caractères manuscrits .
PRADO Eudes : Algorithmes de synthèse de circuits programmables basés sur des graphes de décision binaire .
DICTUS Nathalie : Synthèse logique des circuits VLSI : Utilisation d'un compilateur de cellules complexes et optimisation des performances temporelles .
DESCAMPS Gilles-Eric : Méthode de distribution hiérarchique d'outils de vérification de circuits intégrés VLSI sur un réseau de stations de travail, application à un vérificateur de règles de dessin .
MAJED Halila : ISL : Etude et réalisation d'un réseau de communication à hautes performances pour machines multiprocesseurs à mémoire distribuée .
POTTER Frédéric : Conception et réalisation d'un réseau d'interconnexion à faible latence et haut débit pour machines multiprocesseurs .
1995
ARCHAMBAUD Denis : Conception et réalisation d'un coprocesseur SIMD associatif et systolique micro-programmable .
LUCAS Luis : Conception et réalisation d'un microprocesseur VLIW : Méthodologie de conception et implantation VLSI .
WAJSBÜRT Franck : Conception et réalisation d'un microprocesseur VLIW : Architecture Interne .
SARWARY Chaker : Synthèse d'automates d'états fini pour les circuits intégres VLSI : codage d'états par évaluation du coût après synthèse et synthèse d'automates à pile .
1994
LAURENTIN Marc : Abstraction et vérification fonctionnelle pour VLSI .
POUILLEY Vincent : Une boîte à outils logiciel pour le placement et le routage automatique de schémas électriques .
COMBES Michel : Une génération paramétrable de multiplieur de fréquence utilisant des techniques numériques .
PÉTROT Frédéric : Outils d'aide au développement de bibliothèques VLSI portables .
BEN-AMMAR Lotfi : Compilation de chemins de données optimisés pour circuits VLSI .
إصدارات 1997-2021
2021
P. VIVET, E. Guthmuller, Y. Thonnart, G. Pillonnet, C. Fuguet, I. Miro‑Panades, G. Moritz, J. Durupt, Ch. Bernard, D. Varreau, J. Pontes, S. Thuries, D. Coriat, M. Harrand, D. Dutoit, D. Lattard, L. Arnaud, J. Charbonnier, P. Coudrain, A. Garnier, F. Berger, A. Gueugnot, A. Greiner, Q. Meunier, A. Farcy, A. Arriordaz, S. Chéramy, F. Clermidy : “IntAct: A 96-Core Processor With Six Chiplets 3D-Stacked on an Active Interposer With Distributed Interconnects and Integrated Power Management”, IEEE Journal of Solid-State Circuits, vol. 56 (1), pp. 79-97, (Institute of Electrical and Electronics Engineers) (2021)
H. Liu, C. Dévigne, L. Garcia, Quentin L. Meunier, F. Wajsbürt, A. Greiner : “RWT: Suppressing Write-Through Cost When Coherence is Not Needed”, Proceedings of the 2015 IEEE Computer Society Annual Symposium on VLSI, Montpellier, France, pp. 434-439, (IEEE) (2015)
F. Pêcheux, Kh. Zine el Abidine, A. Greiner : “Early power estimation in heterogeneous designs using Soclib and Systemc-ams”, International Workshop on Power And Timing Modeling Optimization and Simulation, PATMOS, vol. 6448, Lecture Notes in Computer Science, Grenoble, France, pp. 252, (Springer) (2010)
A. Greiner, F. Pétrot, M. Carrier, M. Benabdenbi, R. Chotin‑Avot, R. Labayrade : “MP-SoC Architecture for an Obstacle Detection Application in Pre-Crash Situation”, 2nd International Workshop on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC'06), Montpellier, France, pp. 24-30, (Université Montpellier II) (2006)
M. Tuna, M. Benabdenbi, A. Greiner : “T-Proc: An Embedded IEEE1500-Wrapped Cores Tester”, PRIME IEEE Conference on Ph.D. Research in MicroElectronics and Electronics, Otranto, Italy, pp. 493-496, (IEEE) (2006)
P. Nguyen‑Tuong, V. Bourguet, L. De Lamarre, M.‑M. Rosset‑Louërat, A. Greiner : “A Language to Design Generators of Analog Functions”, FDL 2004 - Forum on Specification & Design Languages, Lille, France, pp. 30-31 (2004)
H. Charlery, A. Greiner, E. Encrenaz, L. Mortiez, A. Andriahantenaina : “Using VCI in a on-chip system around SPIN network”, MIXDES Mixed Design of Integrated Circuits and Systems, Szczecin, Poland, pp. 571-576 (2004)
A. Andriahantenaina, H. Charlery, A. Greiner, L. Mortiez, C. Zeferino : “SPIN: a Scalable, Packet Switched, On-Chip Micro-network”, Design Automation and Test in Europe Conference (DATE'2003) Embedded Software Forum, Munich, Germany, pp. 70-73, (IEEE) (2003)
V. Bourguet, M.‑M. Louërat, A. Greiner : “Composants analogiques déformables pour CAIRO+”, Troisième colloque du GDR CAO de circuits et systèmes intégrés, Paris, France, pp. 25-28 (2002)
O. Glück, A. Zerrouki, J.‑L. Desbarbieux, A. Fenyö, A. Greiner, F. Wajsbürt, C. Spasevski, F. Silva, E. Dreyfus : “Protocol and Performance Analysis of the MPC Parallel Computer”, 15th International Parallel and Distributed Processing Symposium (IPDPS 2001), San Francisco, CA, United States, (IEEE) (2001)
K. Dioury, A. Lester, A. Debreil, G. Avot, A. Greiner, M.‑M. Rosset‑Louërat : “Hierarchical Static Timing Analysis at Bull with HiTas”, Design Automation and Test in Europe Conference User Forum (DATE'2000), Paris, France, pp. 55-60 (2000)
A. Zerrouki, O. Glück, J.‑L. Desbarbieux, A. Fenyö, A. Greiner, C. Spasevski, F. Wajsbürt, F. Silva, E. Dreyfus : “The MPC Parallel Computer : Hardware, Low-level Protocols and Performances”, Parallel and Distributed Computing and Systems (PDCS 2000), vol. 1, Las Vegas, United States, pp. 87-92 (2000)
K. Dioury, A. Greiner, M.‑M. Rosset‑Louërat : “Hierarchical Static Timing Analysis for CMOS ULSI Circuits”, International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU'99), Monterey, CA, United States, pp. 65-70 (1999)
F. Dromard, Y. Body, M.‑M. Paget, A. Greiner, P. Bazargan Sabet, F. Pétrot : “Interactive Learning of Processor Architecture”, 5th International Conference on Computer Aided Engineering Education (CAEE'99), Sofia, Bulgaria, pp. 123-129 (1999)
M. Dessouky, J. Porte, A. Greiner, M.‑M. Rosset‑Louërat : “Synthèse de Circuits Analogiques CMOS”, 1ère Journée Nationale Réseau Doctoral Microélectronique, Toulouse, France (1998)
A. Greiner, P. David, J.‑L. Desbarbieux, A. Fenyö, J.‑J. Lecler, F. Potter, V. Reibaldi, F. Wajsbürt, B. Zerrouk : “La machine MPC”, Calculateurs Paralleles Reseaux et Systemes Repartis, vol. 10 (1), pp. 71-84, (La Boucle informatique) (1998)
1997
F. Wajsbürt, J.‑L. Desbarbieux, C. Spasevski, S. Penain, A. Greiner : “An Integrated PCI Component for IEEE 1355”, European Multimedia Microprocessor Systems and Electronic Commerce Conference and Exhibition (EMMSEC'97), Florence, Italy (1997)
J.‑J. Lecler, A. Fenyö, A. Greiner, F. Potter : “SmartHSL : An Evaluation Board for the IEEE 1355 Technology.”, European Multimedia Microprocessor Systems and Electronic Commerce Conference and Exhibition (EMMSEC'97), Florence, Italy (1997)
K. Dioury, A. Greiner, M.‑M. Rosset‑Louërat : “Accurate static timing analysis for deep submicronic CMOS circuits”, International Conference on Very Large Scale Integration (VLSI'97), IFIP - The International Federation for Information Processing, Gramado, Brazil, pp. 439-450, (Springer) (1997)
I. Augé, Rajesh K. Bawa, P. Guerrier, A. Greiner, L. Jacomme, F. Pétrot : “User Guided High Level Synthesis”, International Conference on Very Large Scale Integration (VLSI'97), IFIP - The International Federation for Information Processing, Gramado, Brazil, pp. 464-475, (Springer) (1997)