Direction de recherche : Alain GREINER

CORIOLIS : une plate-forme ouverte pour l'évaluation de flots de conception VLSI fortement intégrés

CORIOLIS : une plate-forme ouverte pour l’évaluation de flots de conception VLSI fortement intégrés L'évolution des technologies de diffusion vers le nanométrique a considérablement amplifié le rôle des interconnexions dansles performances des circuits intégrés. Si il y a dix ans, les étapes du flot de conception étaient des briques logicielles indépendantes les unes des autres, cette évolution a introduit une forte interdépendance entre elles, notamment entre la synthèse, le placement, le routage et l’optimisation temporelle. C'est pourquoi dans les flots de conception VLSI modernes, la réalisation du circuit s'effectue par un processus de “raffinement progressif” dans lequel des outils d'optimisation et d'analyse opèrent de manière incrémentale sur une base de données centralisée. Le sujet central de cette thèse, la plate-forme Coriolis, est un environnement ouvert dont le but est de permettre le développement et l’évaluation de tels flots de conception.
Elle se compose de trois parties : Dans un premier temps, nous présentons le coeur de la plate-forme, la structure de données Hurricane, en détaillant ses principales caractéristiques : sa représentation unifiée des aspects logiques et physiques des circuits intégrés, sa manière originale de décrire l'évolution de la connectique de la vue logique jusqu’au routage détaillé, et son système d’occurrences permettant l'annotation de tout élément enfoui dans la hiérarchiedu circuit sans avoir à effectuer de mise à plat. Puis, nous décrivons la plate-forme Coriolis : son architecture générale, ses fonctionnalités principales et ses outils de placement, de routage et d’analyse temporelle conçus sous la forme de moteurs algorithmiques. Nous détaillons le fonctionnement de ces outils et comment ils agissent et collaborent au travers de la structure de données Hurricane. Enfin, nous présentons une application concrète de la plate-forme Coriolis sous la forme de deux flots prototypes de placement-routage agissant par “raffinement progressif”. Ces flots sont évalués du point de vue de la qualité des placements obtenus.

Publications 2002-2007

• 2007
  • Ch. Alexandre : “CORIOLIS : une plate-forme ouverte pour l’évaluation de flots de conception VLSI fortement intégrés”, soutenance de thèse, soutenance 26/09/2007, direction de recherche Greiner, Alain (2007)
• 2006
  • Ch. Alexandre, M. Sroka, H. Clément, Ch. Masson : “Zephyr: a Static Timing Analyzer integrated in a trans-hierarchical refinement design flow”, PATMOS Power and Timing Modeling Optimization and Simulation, vol. 4148, Lecture Notes in Computer Science, Montpellier, France, pp. 319-328, (Springer) (2006)
• 2005
  • Ch. Alexandre, H. Clément, J.‑P. Chaput, M. Sroka, Ch. Masson, R. Escassut : “TSUNAMI: An Integrated Timing-Driven Place And Route Research Platform”, DATE 2005 - Design Automation and Test in Europe Conference, vol. 2, Munich, Germany, pp. 920-921, (IEEE) (2005)
• 2002
  • Ch. Alexandre, A. Greiner : “Une approche intégrée pour la Synthèse-Placement-Routage des systèmes sur puce”, Troisième Colloque du GDR CAO de circuits et systèmes intégrés, Paris, France, pp. 33-36 (2002)