LIP6 1997/026
- Soutenance de thèse
Méthodologie de conception d'architectures VLSI génériques appliquée au traitement numérique - N. Vaucher
- 188 pages - 16/10/1997- document en - http://www.lip6.fr/lip6/reports/1997/lip6.1997.026.ps.tar.gz - 2,633 Ko
- Contact : Nicolas.Vaucher (at) nullasim.lip6.fr
- Ancien Thème : ASIM
- Mots clés : portabilité technologique, bibliothèque de cellules logiques précaractérisées, algorithmes et opérateurs arithmétiques, synthèse d'architectures optimisées, opérateurs Flottants IEEE, convolution
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
Cette thèse présente une méthodologie de conception de générateurs d'opérateurs arithmétiques, basée sur l'utilisation de portes logiques standards précaractérisées. Cette méthode s'est concrétisée par le développement d'un outil d'aide à la conception de générateurs, appelé GenOptim. L'originalité de GenOptim vient du concept de bibliothèque de cellules logiques "virtuelles" qui permet la conception de blocs VLSI portables sur différentes technologies. La finalité de cet outil est d'ter au concepteur de générateurs, les problèmes d'ordre technologique, et d'améliorer les performances du circuit généré, en réalisant des optimisations électriques et de placements. Cette méthodologie a été appliquée dans la conception d'opérateurs arithmétiques entiers telles que l'addition, la multiplication, la division et la racine carrée. Les nouveautés apportées sont, entre autres, un additionneur, dont l'architecture s'adapte au temps de propagation désiré, un générateur de structures arborescentes de type "Wallace" pour la conception de multiplieurs, ainsi que des opérateurs de division et de racine carrée "redondantes". Puis, nous avons développé des générateurs d'opérateurs arithmétiques en virgule flottante répondant à la norme IEEE-754.
Cependant, dans le cadre de la conception d'un Asic dédié au traitement du signal, il n'est pas toujours nécessaire de respecter complètement la norme. Par conséquent, nous avons développé des générateurs d'addition et de multiplication modulables, afin de diminuer la surface de ces opérateurs. A partir des générateurs d'opérateurs arithmétiques de base, nous avons élaboré un circuit de convolution appelé C8D32. La vocation principale de ce convolueur est de s'insérer dans une chaîne de reconnaissance de forme basée sur la modélisation du comportement du système biologique visuel des mammifères. Son architecture est composée principalement d'un opérateur de convolution systolique regroupant huit processeurs élémentaires. Le C8D32 est capable de réaliser des convolutions sur des noyaux de 32 x 8 coefficients. Le regroupement de plusieurs circuits permettra alors d'effectuer des convolutions sur des tailles de masques plus importantes. Enfin, l'environnement de conception GenOptim assure la portabilité du circuit sur différentes technologies.
Cependant, dans le cadre de la conception d'un Asic dédié au traitement du signal, il n'est pas toujours nécessaire de respecter complètement la norme. Par conséquent, nous avons développé des générateurs d'addition et de multiplication modulables, afin de diminuer la surface de ces opérateurs. A partir des générateurs d'opérateurs arithmétiques de base, nous avons élaboré un circuit de convolution appelé C8D32. La vocation principale de ce convolueur est de s'insérer dans une chaîne de reconnaissance de forme basée sur la modélisation du comportement du système biologique visuel des mammifères. Son architecture est composée principalement d'un opérateur de convolution systolique regroupant huit processeurs élémentaires. Le C8D32 est capable de réaliser des convolutions sur des noyaux de 32 x 8 coefficients. Le regroupement de plusieurs circuits permettra alors d'effectuer des convolutions sur des tailles de masques plus importantes. Enfin, l'environnement de conception GenOptim assure la portabilité du circuit sur différentes technologies.