LIP6 2001/005
- Soutenance de thèse
Etude, conception et caractérisation de mémoires CMOS , faible consommation, faible tension en technologies submicroniques - A. Turier
- 110 pages - 13/12/2001- document en - http://www.lip6.fr/lip6/reports/2001/lip6.2001.005.pdf - 1,617 Ko
- Contact : arnaud.turier (at) nullieee.org
- Ancien Thème : ASIM
- Mots clés : basse-consommation, basse tension, mémoires embarquées, ROM, SRAM, courants de fuites, modélisation d'une mémoire, générateur de mémoires
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
La basse consommation est devenue en quelques années, l'un des enjeux majeurs de la micro-électronique notamment grâce à l'émergence de l'électronique portable grand public : pagers, téléphones, ordinateurs, appareils médicaux. La tendance actuelle de Système sur une seule puce (System On Chip), conduit les concepteurs de circuits à rassembler sur une seule puce, un maximum de composants de différents types dont notamment des mémoires. Les mémoires occupent aujourd'hui une part importante du circuit tant dans sa taille que dans sa consommation totale. Aussi, réduire la consommation des mémoires permettrait de réduire la consommation totale des circuits. Dans cette thèse, nous présentons une architecture de mémoires de type ROM pour des applications faibles consommation. Cette architecture a été validée sur silicium à travers des technologies 0.5um et 0.35um pour plusieurs instances de différentes tailles. Nous montrons également comment optimiser la consommation d'une mémoire de type SRAM sans en dégrader les performances au niveau du délai. Avec la réduction des géométries et l'abaissement des tensions d'alimentation, les courants de fuites prennent une part de plus en plus prépondérante dans la consommation des mémoires. Nous expliquons comment caractériser ces courants et nous présentons une méthode pour les réduire, notamment pour les mémoires de type ROM. Avec des mémoires de grande capacité, nous avons rencontré le problème de leur simulation électrique. Ainsi, nous présentons une méthode basée sur des générateurs de courant de façon à modéliser les parties redondantes rencontrées dans les mémoires. Enfin, nous exposons le développement et la réalisation d'un générateur de ROMs utilisant l'architecture présentée auparavant, en présentant les problèmes et les solutions liés à la méthodologie de conception et de validation.