LIP6 2000/003
- Soutenance de thèse
Abstraction Fonctionnelle des Circuits Numériques VLSI Avec une méthode formelle basée sur une extraction de réseau de portes - A. Lester
- 181 pages - 21/12/1999- document en - http://www.lip6.fr/lip6/reports/2000/lip6.2000.003.pdf - 725 Ko
- Contact : Anthony.Lester (at) nullavertec.com
- Ancien Thème : ASIM
- Mots clés : Abstraction Fonctionnelle, Désassemblage, Vérification VLSI, Conception des Circuits Intégrés, Méthodes Formelles, Dérivée Partielle Booléenne, Reconnaissance de Formes
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
Cette thèse s'inscrit dans le cadre de la vérification des circuits numériques de haute complexité. Elle porte sur le désassemblage et sur l'abstraction fonctionnelle. Le problème abordé concerne l'identification des portes et la génération automatique d'une description au niveau RTL à partir d'un réseau de transistors. L'obtention de ce réseau de portes facilite, par la suite, les vérifications temporelles et l'analyse de la consommation. Surtout, la description RTL permet une vérification fonctionnelle d'un circuit VLSI quelle que soit la méthode de conception. Elle permet aussi de réaliser la migration technologique par le biais d'une resynthèse de cette description comportementale vers une nouvelle technologie cible. Une méthode formelle (sans recourir à une bibliothèque de cellules prédéfinies) est proposée qui exploite les corrélations au sein d'un circuit pour extraire uniquement la fonctionnalité utile. Cela permet d'obtenir un réseau de portes avec une caractérisation fonctionnelle optimale. Le problème de la reconnaissance et la modélisation des éléments séquentiels est adressé par l'élaboration d'un algorithme original. Cet algorithme s'appuie sur la dérivée partielle booléenne pour analyser la stabilité et la capacité de mémorisation des boucles. La méthode permet de générer automatiquement un modèle comportemental pour tous les latchs statiques dans un circuit. Dans une dernière partie, la faisabilité d'une approche hybride est démontrée. Avec cette approche, une méthode par reconnaissance de formes hiérarchique vient compléter la méthode formelle. Cette approche apporte deux avantages principaux : premièrement il devient possible de traiter en entier des circuits contenant des parties analogiques, deuxièmement cette méthode permet un traitement plus efficace et une modélisation plus optimale des structures répétitives comme les RAMs.