LIP6 1999/018
- Soutenance de thèse
Aide à la conception de systèmes testables - W. Maroufi
- 171 pages - 02/07/1999- document en - http://www.lip6.fr/lip6/reports/1999/lip6.1999.018.ps.gz - 589 Ko
- Contact : Walid.Maroufi (at) nulllip6.fr
- Ancien Thème : ASIM
- Mots clés : Systèmes discrets, cartes, MCMs, testabilité , contrôle, évaluation
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
Malgré l'intérêt croissant pour les systèmes intégrés sur une seule puce, la testabilité et la maintenabilité des systèmes électroniques discrets revêt toujours une importance capitale dans des domaines comme l'avionique ou les transports terrestres. Néanmoins, les besoins industriels en matière d'outils d'aide à la conception de systèmes testables restent loin d'être satisfaits. Outre qu'ils doivent être performants, de tels outils doivent répondre à des besoins différents, afin d'accompagner toutes les étapes de la vie d'un système, de sa conception à sa maintenance en cours d'utilisation. Des architectures, souvent standardisées, de conception en vue de la testabilité existent tant pour les circuits intégrés (BIST, SCAN) que pour les cartes (IEEE_1149.1) ou les systèmes (IEEE_1149.5). Les systèmes intégrés sont également pris en compte dans des travaux récents, tels que ceux du consortium VSIA ou du groupe de travail P1500 de l'IEEE. Ces techniques, protocoles, et architectures de test constituent les éléments sur lesquels peuvent se fonder des stratégies globales de testabilité pour les systèmes électroniques ou micro-électroniques. Toutefois, la diversité des possibilités existantes n'est pas sans causer certains problèmes aux concepteurs qui, vue la complexité croissante des systèmes qu'ils ont à construire, se trouvent souvent confrontés à des choix en matière de stratégies de test pour répondre aux contraintes qu'ils se sont fixées. C'est précisément dans ce contexte que se place cette thèse, dans laquelle nous proposons une méthode d'aide à la conception de systèmes testables, qui vise à guider le concepteur pour l'inclusion de fonctionnalités de test dans son système, quelle que soit l'étape de développement de ce système. L'objectif de cette méthode est double. Elle permet d'abord d'optimiser au maximum le temps de développement du test en étudiant le plus tôt possible la testabilité du système et en favorisant le rapprochement entre les concepteurs et les spécialistes du test. Le deuxième objectif est de développer une architecture de test capable d'assurer une maintenance ultérieure efficace et fiable. Mise en oeuvre dans l'outil STA que nous avons développé, cette méthode adopte une approche ascendante, traitant tour à tour la testabilité des circuits, des cartes (ou MCMs), et enfin du système global. _ chaque niveau, des stratégies de test sont proposées et des décisions sont prises de façon interactive entre l'outil et l'utilisateur. Une stratégie d'évaluation de la testabilité de cartes, de MCMs et éventuellement de systèmes intégrès est aussi proposée et intégrée dans la méthode. Des passerelles vers des outils de génération de structures de test, d'analyse de testabilité au niveau circuit, de synthèse en vue du test ou de synthèse tout court, assurent l'aspect modulaire de la méthode.