Direction de recherche : Gilles MULLER

Co-encadrement : GRACIA PÉREZ Daniel, SOPENA Julien

Caractérisation de la sensibilité aux interférences mémoire dans les systèmes temps-réels embarqués sur des plateformes multi-coeurs

Les interférences du système mémoire peuvent entraîner d’importants ralentissements aux applications s’exécutant en parallèle sur les processeurs multi-cœurs COTS. Elles ont pour origine les accès concurrents aux ressources matérielles partagées du système mémoire. L’ampleur des retards causés par ce phénomène s’avère difficile à prédire, faisant des interférences un obstacle majeur à l’adoption des processeurs multi-cœur COTS dans les systèmes temps-réels.
Cette thèse est consacrée à la caractérisation de la sensibilité d’une application aux interférences mémoires à partir d’une caractérisation de son comportement exécutée seule. Le but étant de pouvoir déterminer à priori si une application est sensible à ce problème ou non. À l’aide d’un ensemble de microbenchmarks que nous avons préalablement introduit, nous montrons qu’une caractérisation pure- ment quantitative du comportement d’accès à la mémoire caractérise la sensibilité aux interférences de façon très imprécise.
Afin de permettre une caractérisation plus précise de la sensibilité, nous introduisons différentes métriques permettant de quantifier des aspects quantitatifs de l’utilisation de la mémoire. Afin de mesurer ces métriques, nous implémentons un prototype de profileur reposant sur des approches d’instrumentation binaire dynamique. En plus de permettre la mesure des aspects qualitatifs, cet outil produit des profils haute résolution permettant de distinguer clairement les différentes phases dans les comportements applicatifs.
Enfin, nous utilisons les données issues de nos microbenchmarks pour entraîner un algorithme d’apprentissage automatique selon plusieurs caractérisations. Les résultats expérimentaux montrent des réductions significatives de réduction d’erreur pour la prédiction du retard subi par des applications des suites MiBench et PARSEC.

Publications 2016-2020

• 2020
  • C. Courtaud : “Caractérisation de la sensibilité aux interférences mémoire dans les systèmes temps-réels embarqués sur des plateformes multi-coeurs”, soutenance de thèse, soutenance 28/01/2020, direction de recherche Muller, Gilles, co-encadrement : Gracia, PÉREZ Daniel, Sopena, Julien (2020)
• 2019
  • C. Courtaud, J. Sopena, G. Muller, D. Gracia : “Improving Prediction Accuracy of Memory Interferences for Multicore Platforms”, RTSS 2019 - 40^th IEEE Real-Time Systems Symposium, Hong-Kong, China, (IEEE) (2019)
• 2016
  • A. Blin, C. Courtaud, J. Sopena, J. Lawall, G. Muller : “Maximizing Parallelism without Exploding Deadlines in a Mixed Criticality Embedded System”, 28^th EUROMICRO Conference on Real-Time Systems (ECRTS'16), Toulouse, France (2016)
  • A. Blin, C. Courtaud, J. Sopena, J. Lawall, G. Muller : “Understanding the Memory Consumption of the MiBench Embedded Benchmark”, Netys, Marakech, Morocco (2016)
  • A. Blin, C. Courtaud, J. Sopena, J. Lawall, G. Muller : “Maximizing Parallelism without Exploding Deadlines in a Mixed Criticality Embedded System”, (2016)