Direction de recherche : Habib MEHREZ

Co-encadrement : CHOTIN Roselyne

Chiffrement authentifié sur FPGA de la partie reconfigurable à la partie statique

Les systèmes de communication d'aujourd'hui ont besoin d'accéder, de stocker, de manipuler ou de communiquer des informations sensibles. Par conséquent, des primitives cryptographiques telles que des fonctions de hachage et de chiffrement par blocs sont déployées pour fournir le cryptage et l'authentification des données. Récemment, des techniques ont été proposées pour combiner cryptage et authentification en un seul algorithme appelé authentification chiffrée (AE : Authenticated Encryption). La combinaison de ces deux services de sécurité dans le matériel permet d'obtenir de meilleures performances par rapport aux deux algorithmes séparés puisque l'authentification et le cryptage peuvent partager une partie du calcul. La première partie de cette thèse est consacrée aux architectures d'algorithmes AE, AES-GCM et AEGIS-128 ciblées pour des FPGAs efficaces et à grande vitesse pour délivrer les services de sécurité des systèmes de communication. Notre étude de l'état de l'art nous conduit à la mise en place d'architectures à haute vitesse pour les applications où les clés changent peu comme les réseaux privés virtuels (VPN). En outre, nous présentons un procédé efficace pour mettre en œuvre la multiplication sur le corps GF($2^{128}$) qui est le coeur de la tâche d'authentification dans l'algorithme AES-GCM, ceci afin de supporter des applications à grande vitesse. En outre, un système efficace implantant l'algorithme AEGIS-128 est également mis en œuvre en utilisant seulement cinq tours d'AES. Nos réalisations matérielles ont été évaluées à l'aide de FPGAs Virtex-5 et Virtex-4. Le rapport débit par ressources utilisées des architectures présentées surpasse ceux présentés dans l'état de l'art. La deuxième partie de la thèse présente des techniques de réalisation à faible coût afin de sécuriser la reconfiguration du FPGA. Nous présentons différentes réalisations matérielles à faible coût des algorithmes AES-GCM, AES-CCM, et AEGIS-128, qui sont implantées dans la partie statique du FPGA afin de décrypter et d'authentifier le bitstream. Ces architectures ASIC ont été évaluées pour des technologies 90 et 65 nm et présentent de meilleures performances par rapport aux travaux antérieurs.

Publications 2012-2016

• 2016
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “AEGIS-Based Efficient Solution for Secure Reconfiguration of FPGAs”, Proceedings of the Third Workshop on Cryptography and Security in Computing Systems, Prague, Czechia, pp. 37-40, (ACM) (2016)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “AES-GCM and AEGIS: Efficient and High Speed Hardware Implementations”, Journal of Signal Processing Systems, pp. 1-12, (Springer) (2016)
• 2014
  • K. Moussa Ali Abdellatif : “Authenticated Encryption on FPGAs from the Reconfigurable Part to the Static Part”, soutenance de thèse, soutenance 07/10/2014, direction de recherche Mehrez, Habib, co-encadrement : Chotin, Roselyne (2014)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Authenticated Encryption on FPGAs from the Static Part to the Reconfigurable Part”, Microprocessors and Microsystems: Embedded Hardware Design, vol. 38 (6), pp. 526-538, (Elsevier) (2014)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “FPGA-Based High Performance AES-GCM Using Efficient Karatsuba Ofman Algorithm”, 10^th International Symposium on Reconfigurable Computing: Architectures, Tools, and Applications, ARC 2014, vol. 8405, Lecture Notes in Computer Science, Vilamoura, Portugal, pp. 13-24, (Springer) (2014)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, Z. Marrakchi, H. Mehrez, Q. Tang : “Towards high performance GHASH for pipelined AES-GCM using FPGAs”, ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, FPGA '14, Monterey, CA, United States, pp. 242-242, (ACM) (2014)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Low cost Solutions for Secure Remote Reconfiguration of FPGAs”, International Journal of Embedded Systems, vol. 6 (2-3), pp. 257-265, (Inderscience) (2014)
• 2013
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Improved Method for Parallel AES-GCM Cores Using FPGAs”, ReConFig 2013 - International Conference on Reconfigurable Computing and FPGAs, Cancun, Mexico, pp. 1-4, (IEEE) (2013)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Lightweight and Compact Solutions for Secure Reconfiguration of FPGAs”, International Conference on Reconfigurable Computing and FPGAs, Cancun, Mexico, pp. 1-4, (IEEE) (2013)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “High Speed Authenticated Encryption for Slow Changing Key Applications Using Reconfigurable Devices”, Wireless Days (WD), 2013 IFIP, Valencia, Spain, pp. 1-6 (2013)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Protecting FPGA Bitstreams Using Authenticated Encryption”, 11^th IEEE International Conference of New Circuits and Systems (NEWCAS), Paris, France, pp. 1-4, (IEEE) (2013)
• 2012
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “Efficient Parallel-Pipelined GHASH for Message Authentication”, International Conference on Reconfigurable Computing and FPGAs (ReConFig 2012), Cancun, Mexico, pp. 1-6 (2012)
  • K. Moussa Ali Abdellatif, R. Chotin‑Avot, H. Mehrez : “The Effect of S-box Design on Pipelined AES Using FPGAs”, Colloque GDR SOC-SIP, Paris, France, pp. 1-4 (2012)