Direction de recherche : Habib MEHREZ

Co-encadrement : ISKANDER Ramy

Synthèse structurée des circuits analogiques intégrés capitalisant la connaissance du concepteur : vers une perspective industrielle

Poussée par la croissance rapide du marché de l’électronique grand public, la nécessité de réduire le temps de conception des systèmes sur puce (SoC) n’a jamais été aussi cruciale. Dans ce contexte, la conception de la partie analogique dans un SoC est encore majoritairement faite à la main, elle reste donc coûteuse en temps et implique une faible réutilisation de la conception, ce qui est incompatible avec la concurrence entre les entreprises de conception de circuits intégrés. Pour résoudre ce problème, la recherche universitaire a conduit aux méthodes de synthèse basées sur la simulation d’une part, et aux méthodes de synthèse basées sur la connaissance d’autre part. Sur la base de ces approches, des startups ont émergé pour fournir des outils de synthèse aux entreprises de conception de circuits intégrés. Cependant, l’utilisation des outils de synthèse analogique dans l’industrie reste limitée. Ceci est dû en partie à leur incompatibilité avec la tâche de conception analogique, qui se fonde principalement sur la connaissance du concepteur. Ainsi, une approche plus prometteuse réside dans les méthodologies d’assistance à la synthèse, qui prennent justement en compte la connaissance du concepteur. La connaissance du concepteur est en effet un moyen de réduire de façon significative l’espace de conception associé à un circuit analogique. De tels outils mettent donc en avant l’intérêt de capitaliser la connaissance du concepteur dans une base de données. En ce sens, la littérature rapporte des approches qui permettent d’exprimer l’expertise du concepteur sous la forme d’équations de conception, de règles ou de programmes. Les avantages de ces approches sont la liberté de conception offerte au concepteur, et la capacité de stocker ses connaissances pour réutilisation. Mais leur principal défaut est le temps relativement élevé de prise en main, et la complexité de la capture de la procédure de conception. De plus, les modèles de transistors simplifiés utilisés dans ces outils de synthèse ne correspondent pas aux modèles standards utilisés pour la vérification. Dans cette thèse, nous présentons une nouvelle méthodologie de conception qui aborde les problèmes ci-dessus pour accélérer la conception des circuits intégrés analogiques. La méthodologie tire parti des avantages des méthodes de conception basées sur la connaissance et la simulation, et s’appuie sur une nouvelle formalisation de la connaissance qui permet la réutilisation de la conception.

Publications 2009-2015

• 2015
  • R. Iskander, F. Javid, M.‑M. Louërat : “Is there a chance that computers understand analog design?”, 2^nd Workshop Design Automation for Understanding Hardware Designs (DUHDe), Grenoble, France (2015)
  • A. Malak, Y. Li, R. Iskander, F. Durbin, F. Javid, M.‑M. Louërat, A. Tissot, J.‑M. Guebhard : “Fast multidimensional optimization of analog circuits initiated by monodimensional global Peano explorations”, Integration, the VLSI Journal, vol. 48, pp. 198-212, (Elsevier) (2015)
• 2014
  • Y. Li, R. Iskander, F. Javid, M.‑M. Louërat : “A Design and Verification Methodology for Mixed-Signal Systems Using SystemC-AMS”, chapter in Models, Methods, and Tools for Complex Chip Design, vol. 265, Lecture Notes in Electrical Engineering, pp. 89-108, (Springer) (2014)
• 2013
  • F. Javid : “Synthèse structurée des circuits analogiques intégrés capitalisant la connaissance du concepteur : vers une perspective industrielle”, soutenance de thèse, soutenance 04/10/2013, direction de recherche Mehrez, Habib, co-encadrement : Iskander, Ramy (2013)
  • F. Javid, R. Iskander, M.‑M. Louërat, F. Durbin : “A Structured DC Analysis Methodology for Accurate Verification of Analog Circuits”, IEEE International Symposium on Circuits and Systems (ISCAS), Beijing, China, pp. 2662-2665, (IEEE) (2013)
  • F. Javid, S. Youssef, R. Iskander, M.‑M. Louërat : “A Designer-Assisted Analog Synthesis Flow”, chapter in Analog/RF and Mixed-Signal Circuit Systematic Design, vol. 233, Lecture Notes in Electrical Engineering, pp. 123-148, (Springer) (2013)
• 2012
  • F. Javid, R. Iskander, F. Durbin, M.‑M. Louërat : “Analog Circuits Sizing Using the Fixed Point Iteration Algorithm with Transistor Compact Models”, International Journal of Microelectronics and Computer Science, vol. 3 (1), pp. 7-14, (Department of Microelectronics and Computer Science (DMCS) of Technical University of Łódź) (2012)
  • Y. Li, R. Iskander, F. Javid, M.‑M. Louërat : “A Unified Platform for Design and Verification of Mixed-Signal Systems Based on SystemC-AMS”, Forum on specification & Design Languages, FDL 2012, Vienna, Austria, pp. 75-82 (2012)
  • F. Javid, S. Youssef, R. Iskander, M.‑M. Louërat : “A Designer Centric Analog Synthesis Flow”, Colloque GDR SOC-SIP, Paris, France, pp. 1-2 (2012)
  • Y. Li, R. Iskander, F. Javid, M.‑M. Louërat : “An Interface between System-level and Circuit-level for Design of Mixed-Signal Systems”, Colloque GDR SOC-SIP, Paris, France, pp. 1-2 (2012)
  • F. Javid, R. Iskander, F. Durbin, M.‑M. Louërat : “Analog Circuits Sizing Using the Fixed Point Iteration Algorithm with Transistor Compact Models”, 19^th IEEE International Mixed Design of Integrated Circuits and Systems Conference (MIXDES), Warsaw, Poland, pp. 45-50 (2012)
• 2011
  • F. Javid, R. Iskander, M.‑M. Louërat, D. Dupuis : “Analog Circuits Sizing Using Bipartite Graphs”, IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Seoul, Korea, Republic of, pp. 1-4 (2011)
  • F. Javid, R. Iskander, M.‑M. Louërat, D. Dupuis : “Using Compact MOS Models for Hierarchical Sizing and Biasing of Analog IPs”, IEEE MOS-AK/GSA Workshop, Paris, France, pp. 1-2 (2011)
  • S. Youssef, F. Javid, D. Dupuis, R. Iskander, M.‑M. Louërat : “A Python-Based Layout-Aware Analog Design Methodology For Nanometric Technologies”, IEEE 6^th International Design and Test Workshop (IDT), Beyrouth, Lebanon, pp. 62-67 (2011)
  • S. Youssef, F. Javid, D. Dupuis, R. Iskander, M.‑M. Louërat : “A Seamless Representation for Coupling Transistor Sizing with Nanometric CMOS Layout Generation”, 20^th European Conference on Circuit Theory and Design (ECCTD), Linkoping, Sweden, pp. 341-344 (2011)
• 2010
  • F. Javid, R. Iskander, M.‑M. Louërat, D. Dupuis : “A Design Environment for Analog IPs Design Knowledge Capture and Migration”, Colloque GDR SOC-SIP : System-On-Chip, System-In-Package, Paris, France, pp. 1-2 (2010)
• 2009
  • F. Javid, R. Iskander, M.‑M. Louërat : “Simulation-Based Hierarchical Sizing and Biasing of Analog Firm IPs”, IEEE International Behavioral Modeling and Simulation Conference (BMAS), San Jose, California, United States, pp. 43-48, (IEEE) (2009)
  • F. Javid, H. Aboushady, N. Beilleau, D. Morche : “The Design of RF Bandpass Sigma-Delta Modulators with Bulk Acoustic Wave Resonators”, ISCAS IEEE International Symposium on Circuits and Systems, Taipei, Taiwan, Province of China, pp. 3138-3141, (IEEE) (2009)