Direction de recherche : Alain GREINER

Contrôleur de cache générique pour une architecture manycores massivement parallèle à mémoire partagée cohérente

Afin d'exécuter un système d'exploitation généraliste dans une architecture manycores à mémoire partagée cohérente et scalable, la mémoire virtuelle et le protocole de cohérence de cache sont impératifs. La première technique est fondamentale pour assurer l'isolation et la protection dans les ordinateurs modernes, lors de l'exécution en parallèle d’un grand nombre de programmes. La seconde technique est la question clé pour exécuter en parallèle des applications de coopération(multi-thread) sur un système à mémoire partagée. Des études montrent que la plupart des protocoles de cohérence de cache existant utilisent des solutions matérielles, tandis que presque tous les protocoles de cohérence de TLB s'appuient sur des méthodes logicielles assurant la cohérence de TLB par l'envoi d'interruptions à tous les processeurs qui ont cette copie d’entrée de TLB. Toutefois, lorsqu’un nombre important de tâches s'exécutent en parallèle dans une architecture à grande échelle, un grand nombre d'interruptions peuvent considérablement réduire les performances. Ainsi, les protocoles de cohérence de TLB classiques, en logiciels, ne sont plus une solution adaptée pour un système à grande échelle. Dans cette thèse, nous proposons une approche matérielle destinée à garantir à la fois la cohérence de TLB et la cohérence de cache pour une architecture à grande échelle, avec un surcoût en matériel introduit très faible. Nous avons développé deux structures matérielles basées sur cette approche. Elles fournissent une alternative soit pour un surcoût en cohérence faible, soit pour une complexité matérielle faible. Les résultats expérimentaux démontrent que notre approche de cohérence assurée par matériel combinée est à la fois extensible en coût du matériel et en performance.

Publications 2011

• 2011
  • Y. Gao : “Contrôleur de cache générique pour une architecture manycores massivement parallèle à mémoire partagée cohérente”, soutenance de thèse, soutenance 28/06/2011, direction de recherche Greiner, Alain (2011)