Supervision : Pirouz BAZARGAN SABET

Abstraction Fonctionnelle des Circuits Numériques VLSI avec une méthode formelle basée sur une extraction de réseau de portes

1997-2002 Publications

• 2002
  • G. Avot, A. Greiner, M.‑M. Louërat, K. Dioury, A. Lester, A. Debreil : “Use of MutiPhase Stability Intervals to handle Crosstalk with the Timing Analyzer hiTas”, Design Automation and Test in Europe Conference (DATE'2002), Paris, France, pp. 112-116 (2002)
• 2000
  • K. Dioury, A. Lester, A. Debreil, G. Avot, A. Greiner, M.‑M. Rosset‑Louërat : “Hierarchical Static Timing Analysis at Bull with HiTas”, Design Automation and Test in Europe Conference User Forum (DATE'2000), Paris, France, pp. 55-60 (2000)
• 1999
  • A. Lester : “Abstraction Fonctionnelle des Circuits Numériques VLSI avec une méthode formelle basée sur une extraction de réseau de portes”, thesis, phd defence 12/21/1999, supervision Bazargan sabet, Pirouz (1999)
• 1998
  • A. Lester, P. Bazargan Sabet, A. Greiner : “YAGLE, a Second generation Functional Abstractor for CMOS VLSI Circuits”, 10^th International Conference on Microelectronics (ICM'98), Monastir, Tunisia, pp. 265-268, (IEEE) (1998)
  • A. Lester, P. Bazargan Sabet, A. Greiner : “Circuit Disassembly for Verification and functional Abstraction of CMOS Circuits”, Sophia Antipolis forum on MicroElectronics (SAME'98), Sophia Antipolis, France, pp. 60-63 (1998)
• 1997
  • A. Lester, A. Greiner, P. Bazargan Sabet : “Un Outil d’Evaluation de la Consommation Basée sur l’Extraction d’un Réseau de Portes Caractérisées”, 1^er Colloque CAO de Circuits Intégrés et Systèmes, Grenoble, France, pp. 128-131 (1997)