FONTAINE Jonathan

Docteur
Équipe : CIAN
Date de départ : 24/05/2024
https://lip6.fr/Jonathan.Fontaine

Direction de recherche : Roselyne CHOTIN

Co-encadrement : ZAOURAR Lilia

Optimisation de l’insertion de contre-mesures pour la sécurité des circuits intégrés

En 75 ans d’existence, l’industrie de l’électronique a connu une évolution spectaculaire, passant d’une conception manuelle à une industrie automatisée. Cette industrialisation a entraîné une complexification des circuits, nécessitant une spécialisation des tâches lors de la conception d’un circuit électronique. Différents acteurs à travers le monde sont apparus pour réaliser ces tâches, avec différents niveaux de confiance accordés. Du point de vue d’un concepteur, ces acteurs apportent plusieurs menaces, telles que l’insertion de fonctionnalités malveillantes, le vol de propriété intellectuelle ou la contrefaçon de circuits. Ces menaces impactent l’économie de l’industrie des semiconducteurs et représentent plusieurs milliards de dollars de pertes par an. Une façon de lutter contre ces menaces est de verrouiller le circuit avec une clé, l’empêchant de fonctionner correctement si la bonne clé n’est pas présente. Le logic locking est une méthode consistant à verrouiller logiquement un circuit à l’aide de portes clés et de la clé numérique correspondante. Plusieurs implémentations de logic locking ont été réalisées. Dans ces travaux, nous retenons le Strong Logic Locking. Elle verrouille le circuit en reliant des portes XOR/XNOR à la clé numérique, insérée sur des signaux du circuit. Chaque position d’insertion a une incidence différente sur la sécurité, qui est la possibilité de retrouver la clé numérique. Toutefois, ajouter des portes logiques dans un circuit augmente la consommation électrique, la surface du circuit et diminue les performances. Le strong logic locking vise à maximiser la sécurité du verrouillage en cherchant les positions qui maximisent la sécurité, sans se soucier de l’impact généré.
Dans cette thèse, nous cherchons à optimiser la sécurité tout en prenant en compte l’impact sur les performances du circuit. Nous proposons une nouvelle approche de résolution du strong logic locking. Nous commençons par formuler notre problème de sécurité en nous basant sur des modèles mathématiques incluant la sécurité pour insérer de manière optimale les portes clés dans le circuit. Cette formulation calcule les cliques d’un sous-graphe représentant les positions d’insertion. Nous proposons un algorithme de résolution branch and bound pour notre problème que nous évaluons. Nous présentons ensuite d’autres modèles mathématiques représentant l’impact sur le délai de l’insertion de portes clés dans le circuit. Puis nous développons des stratégies pour optimiser la sécurité tout en limitant l’impact sur les performances du circuit. Nos outils sont intégrés dans le flot de conception, ce qui nous permet de les valider avec des résultats numériques obtenus sur des circuits utilisés par la communauté électronique.

Soutenance : 24/05/2024

Membres du jury :

Philippe COUSSY, Professeur, Université de Bretagne Sud, LAB-STICC [Rapporteur]
André ROSSI, Professeur, Université Paris-Dauphine, LAMSADE [Rapporteur]
Sophie DUPUIS, Maîtresse de Conférences, Université de Montpellier, LIRMM Eaminatrice
Alix MUNIER, Professeure, Sorbonne Université, LIP6
Ozgur SINANOGLU, Professeur, New York University Abu Dhabi
Gabriel GOUVINE, Ingénieur, Autoentrepreneur
Lilia ZAOURAR, Ingénieur de Recherche, CEA-LIST, DSCIN
Roselyne CHOTIN, Maître de Conférences, Sorbonne Université, LIP6

Date de départ : 24/05/2024

Publications 2021-2024