Etude, conception et caractérisation de mémoires CMOS , faible consommation, faible tension en technologies submicroniques

A. Turier

LIP6 2001/005: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
110 pages - Décembre/December 2001 - French document.

Get it : 1579 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Etude, conception et caractérisation de mémoires CMOS , faible consommation, faible tension en technologies submicroniques
Titre anglais : Study, design and characterization of low-power, low-voltage CMOS memories in submicronic technologies

Résumé : La basse consommation est devenue en quelques années, l'un des enjeux majeurs de la micro-électronique notamment grâce à l'émergence de l'électronique portable grand public : pagers, téléphones, ordinateurs, appareils médicaux. La tendance actuelle de Système sur une seule puce (System On Chip), conduit les concepteurs de circuits à rassembler sur une seule puce, un maximum de composants de différents types dont notamment des mémoires. Les mémoires occupent aujourd'hui une part importante du circuit tant dans sa taille que dans sa consommation totale. Aussi, réduire la consommation des mémoires permettrait de réduire la consommation totale des circuits. Dans cette thèse, nous présentons une architecture de mémoires de type ROM pour des applications faibles consommation. Cette architecture a été validée sur silicium à travers des technologies 0.5um et 0.35um pour plusieurs instances de différentes tailles. Nous montrons également comment optimiser la consommation d'une mémoire de type SRAM sans en dégrader les performances au niveau du délai. Avec la réduction des géométries et l'abaissement des tensions d'alimentation, les courants de fuites prennent une part de plus en plus prépondérante dans la consommation des mémoires. Nous expliquons comment caractériser ces courants et nous présentons une méthode pour les réduire, notamment pour les mémoires de type ROM. Avec des mémoires de grande capacité, nous avons rencontré le problème de leur simulation électrique. Ainsi, nous présentons une méthode basée sur des générateurs de courant de façon à modéliser les parties redondantes rencontrées dans les mémoires. Enfin, nous exposons le développement et la réalisation d'un générateur de ROMs utilisant l'architecture présentée auparavant, en présentant les problèmes et les solutions liés à la méthodologie de conception et de validation.

Abstract : In just a few years, low power consumption has become one of the greatest stakes in microelectronics in part thanks to the rise of portable electronic devices such as pagers, cellular phones, computers and medical equipment, all aimed at general public. Today's trend, System On Chip, leads circuit designers to gather as many different kinds of components as possible, memories for instance, on one and same chip. Today, memories take up much of the circuit's area and total power consumption. Also, to reduce memory power consumption will help reduce all of the circuit power consumption. In this dissertation, we present a ROM architecture for low-power consumption applications. This architecture has been validated on silicon using 0.5um and 0.35um technologies for instances of different sizes. We also show how to optimize the power consumption of a SRAM without increasing the timings. With device reduction and power supply lowering, leakage currents hold a more and more prominent place in memory power consumption. We explain how to characterize leakage currents and we present a method to reduce them, in ROMs for example. As for large capacity memories, we faced the problem of their electrical simulation. This is why we suggest a method based on current generators so as to model the redundant parts found in the memories. Finally, we show the development and design of a ROM compiler that uses the architecture that was previously presented. We present the problems linked to design and validation flow as well as their keys.

Mots-clés : basse-consommation, basse tension, mémoires embarquées, ROM, SRAM, courants de fuites, modélisation d'une mémoire, générateur de mémoires

Key-words : low-power, low-voltage, embedded memories, ROM, SRAM, leakage currents, memory modeling, memory compiler

Publications internes LIP6 2001 / LIP6 research reports 2001

Responsable Éditorial / Editor :Francois.Dromard@lip6.fr