Modèles et méthodes probabilistes pour l'évaluation de la consommation des circuits intégrés VLSI

J. Dunoyer

LIP6 1999/027: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
325 pages - Juillet/July 1999 - French document.

PostScript : 11621 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Modèles et méthodes probabilistes pour l'évaluation de la consommation des circuits intégrés VLSI
Titre anglais : Probabilistic models amd methods for power consumption evaluation of VLSI digital circuits

Résumé : Cette thèse présente une méthode alternative à la simulation pour l'évaluation de la consommation électrique des circuits intégrés. Nous travaillons sur un réseau de portes orientées. Nous modélisons la consommation de chaque porte par un automate dont les transitions s'accompagnent d'une dissipation d'énergie. Pour calculer la fréquence de ces transitions, nous développons une méthode d'analyse probabiliste fondée sur un nouveau modèle stochastique du comportement logique du signal. Chaque signal est caractérisé par une probabilité d'état, une probabilité de transition au niveau cycle et une suite périodique de probabilités de transition instantanées. Ce modèle permet de considérer le comportement synchrone des éléments mémorisants sans négliger les changements d'état transitoires dans les parties combinatoires. Les probabilités sont propagées à travers les portes par une simulation symbolique à pilotage événementiel impliquant le calcul de fonctions de transfert probabilistes. Les problèmes de corrélations sont résolus par la construction de Supergates sur des ensembles de variables quasiment indépendantes. Pour optimiser cette résolution, nous proposons une nouvelle heuristique qui s'appuie sur l'expression de l'erreur engendrée par les corrélations et qui exploite la fonctionnalité des portes et les probabilités des signaux. Pour le calcul des probabilités de transition instantanées, nous effectuons une décomposition des Supergates en chemins de transfert en exprimant une fonction de transition pour chaque chemin. Cette méthode tient compte des corrélations spatiales et temporelles et traduit les phénomènes de génération et de propagation d'états transitoires. Notre méthode probabiliste est mise en oeuvre par le logiciel PROPAGATE. Les résultats obtenus pour des circuits complexes démontrent la pertinence de nos propositions et témoignent qu'une analyse probabiliste de la consommation des circuits VLSI peut être une alternative précise et rapide à la simulation.

Abstract : This thesis presents an alternate solution to simulation for electrical power consumption evaluation of VLSI integrated circuits. Considering a gate-level net-list, power consumption of each gate is modeled by a state transition graph, each transition being characterized in terms of energy. This thesis focuses on the transition frequency calculation which cannot be statically performed since it is strongly application dependent. To perform such a calculation, we develop a probabilistic approach based on a new stochastic model of the signal. Each signal is characterized by a steady-state probability, a cycle-based transition density, and a periodical series of instantaneous transition probabilities. Such a model allows to consider the synchronous behaviour of memory elements without neglecting transient states of combinational parts. Probabilities are propagated through the gates by means of an event-driven simulation, involving the calculation of probabilistic transfer functions using Shannon's expansion. Correlation effects are overcome by building Supergates on sets of weakly dependent variables. To optimize this solution, we introduce a new heuristic which relies on the expression of the error induced by reconvergent fanout and which takes into account both gate functions and signal probabilities. To compute instantaneous transition probabilities, we propose the decomposition of Supergates into a set of transfer paths that result in distinct transfer functions. This method takes into account spatial and temporal correlations and expresses the generation and propagation of glitches. All these concepts are implemented in the software prototype PROPAGATE. The results obtained on complex circuits conclusively prove the relevance of our theory and show that a probabilistic analysis of power consumption of VLSI integrated circuits can be a precise and rapid alternative to simulation.

Mots-clés : vérification des circuits intégrés, modélisation de la consommation, évaluation de la consommation, simulation probabiliste, simulation symbolique, analyse statique

Key-words : Integrated circuits verification, power consumption models, power estimation techniques, probabilistic simulation, symbolic simulation, static analysis

Publications internes LIP6 1999 / LIP6 research reports 1999

Responsable Éditorial / Editor :Francois.Dromard@lip6.fr