Aide à la conception de systèmes testables

W. Maroufi

LIP6 1999/018: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
171 pages - Juillet/July 1999 - French document.

PostScript : 575 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Aide à la conception de systèmes testables
Titre anglais : Testable Systems Computer Aided Design

Résumé : Malgré l'intérêt croissant pour les systèmes intégrés sur une seule puce, la testabilité et la maintenabilité des systèmes électroniques discrets revêt toujours une importance capitale dans des domaines comme l'avionique ou les transports terrestres. Néanmoins, les besoins industriels en matière d'outils d'aide à la conception de systèmes testables restent loin d'être satisfaits. Outre qu'ils doivent être performants, de tels outils doivent répondre à des besoins différents, afin d'accompagner toutes les étapes de la vie d'un système, de sa conception à sa maintenance en cours d'utilisation. Des architectures, souvent standardisées, de conception en vue de la testabilité existent tant pour les circuits intégrés (BIST, SCAN) que pour les cartes (IEEE_1149.1) ou les systèmes (IEEE_1149.5). Les systèmes intégrés sont également pris en compte dans des travaux récents, tels que ceux du consortium VSIA ou du groupe de travail P1500 de l'IEEE. Ces techniques, protocoles, et architectures de test constituent les éléments sur lesquels peuvent se fonder des stratégies globales de testabilité pour les systèmes électroniques ou micro-électroniques. Toutefois, la diversité des possibilités existantes n'est pas sans causer certains problèmes aux concepteurs qui, vue la complexité croissante des systèmes qu'ils ont à construire, se trouvent souvent confrontés à des choix en matière de stratégies de test pour répondre aux contraintes qu'ils se sont fixées. C'est précisément dans ce contexte que se place cette thèse, dans laquelle nous proposons une méthode d'aide à la conception de systèmes testables, qui vise à guider le concepteur pour l'inclusion de fonctionnalités de test dans son système, quelle que soit l'étape de développement de ce système. L'objectif de cette méthode est double. Elle permet d'abord d'optimiser au maximum le temps de développement du test en étudiant le plus tôt possible la testabilité du système et en favorisant le rapprochement entre les concepteurs et les spécialistes du test. Le deuxième objectif est de développer une architecture de test capable d'assurer une maintenance ultérieure efficace et fiable. Mise en oeuvre dans l'outil STA que nous avons développé, cette méthode adopte une approche ascendante, traitant tour à tour la testabilité des circuits, des cartes (ou MCMs), et enfin du système global. _ chaque niveau, des stratégies de test sont proposées et des décisions sont prises de façon interactive entre l'outil et l'utilisateur. Une stratégie d'évaluation de la testabilité de cartes, de MCMs et éventuellement de systèmes intégrès est aussi proposée et intégrée dans la méthode. Des passerelles vers des outils de génération de structures de test, d'analyse de testabilité au niveau circuit, de synthèse en vue du test ou de synthèse tout court, assurent l'aspect modulaire de la méthode.

Abstract : Despite the growing interest in integrated systems on a chip (SoCs), testability and maintainability of discrete electronic systems is still a critical issue in fields like avionics. However, industrial needs for tools dedicated to system design for testability are far from being satisfied. Such tools must meet different needs in order to follow all the steps of a system life cycle, from its design to its life time maintenance. Standardized test architectures exist for circuits (SCAN, BIST), for boards (IEEE-1149.1) as well for systems (IEEE-1149.5). Integrated systems are also taken into account in recent works, such as those of VSIA consortium and P1500 working group. These test techniques, protocols and architectures are the elements on which can be based global strategies for testability of electronic and micro-electronic systems. With the growing complexity of the systems, the designers have to take into account various constraints, and the choices they have to make become difficult. This is actually the context of this research work. A new method that helps the design of testable systems is proposed. It is meant to drive the designer in the inclusion of test functionalities in all the steps of the system development. This method has a twofold objective. It first enables to optimize the test development time by studying as soon as possible the system testability in the design process and by getting the designers and the test experts closer. The second objective is to develop a test architecture able to ensure an efficient and reliable further maintenance. The proposed method has been embedded in the STA tool that we have developed. It uses a bottom-up approach processing. Starting by the circuits, the boards or MCMs, and then the system testability. At each level, test strategies are proposed and decisions are made interactively between the user and the tool. A strategy for the evaluation of the boards, MCMs and eventually integrated systems testability, is also proposed and integrated in the method. Gateways to test structures generation tools, circuit level testability analysis, synthesis for testability or high level synthesis, makes the method modular.

Mots-clés : Systèmes discrets, cartes, MCMs, testabilité , contrôle, évaluation

Key-words : Systems, boards, MCMs, testability

Publications internes LIP6 1999 / LIP6 research reports 1999

Responsable Éditorial / Editor :Francois.Dromard@lip6.fr