GenOptim : un environnement d'aide à la conception de générateurs de circuits portables optimisés en performance et en surface

A. Houelle

LIP6 1997/025: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
188 pages - Octobre/October 1997 - French document.

PostScript : 2076 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : GenOptim : un environnement d'aide à la conception de générateurs de circuits portables optimisés en performance et en surface
Titre anglais : GenOptim : A design environment for portable generators optimized in time-area

Résumé : Dans le cadre de cette thèse nous avons eu à élaborer une bibliothèque de générateurs d'opérateurs arithmétiques. La conception de tels opérateurs est une tâche ardue. Afin de rentabiliser le développement de ces générateurs, il est souhaitable d'augmenter au maximum leur durée de vie. La pérennité d'une telle bibliothèque est assurée par sa portabilité technologique. Parmi toutes les méthodologies de conception disponibles actuellement, l'approche à base de cellules précaractérisées apporte la meilleure flexibilité et garantit la portabilité technologique nécessaire à de tels opérateurs. Les cellules précaractérisées servent généralement de support à la synthèse logique. Cependant, cette méthode de conception ne profite pas pleinement des avantages de ce support. Cette thèse propose donc un nouvel environnement d'aide à la conception de générateurs portables reposant sur une approche à base de cellules précaractérisées. Cet environnement permet de bénéficier des points forts de ce genre d'approche, mais aussi augmente le potentiel de portabilité de ces architectures. Ainsi, un mécanisme de cellule virtuelle permet de construire une liste d'interconnexions de portes sans se soucier de la librairie cible. Aussi, des méthodes de reconfiguration de placement rendent les générateurs plus flexibles afin de les intégrer dans un contexte topologique précis. De même, des algorithmes d'optimisation temporelle libèrent le concepteur de tous problèmes électriques et permettent d'obtenir des opérateurs rapides utilisant les cellules adéquates de la librairie cible. Cet environnement offre un grand nombre de primitives de conception des principales vues utilisées dans le domaine de la CAO VLSI. Cette méthodologie de conception a été appliquée avec succès pour la réalisation d'un circuit de convolution comportant près de 250 000 transistors. L'étude de l'architecture du circuit de convolution et son implantation permettront de mieux comprendre les fonctionnalités et les avantages de notre environnement de conception.

Abstract : In this thesis we investigate the design and implementation of a library of arithmetic operators library. The design of such operators comes to be a very difficult and time consuming task. To get the maximum profit from the development of these operators, it is necessary to maximize their life time which comes to strongly rely on its technological portability. Among all the design methodologies available at time being, the approach based on the standard cell concept offers the best flexibility and ensures a larger portability of the designs. However, the standard cells are more often used in the context of logic synthesis which fails to fully make use of the advantages of this approach. In this thesis there is a proposal of an original design environment for the development of portable arithmetic operators generators based on the standard-cells methodology. This environment allows to benefit from the key advantages of the standard-cells approach and, at the same time increase the range of portability of the architectures. A virtual cell concept has been implemented which makes possible the construction of a netlist without any care of the target library. Moreover, this methodology has been tried to two main issues. The first lies in different placement reconfiguration methods ensuring a better flexibility of the generators to be integrated in a special topological context. The second is a powerful timing optimization tool. This frees the designer from the electrical problems and allows the design of very fast operators. This environment includes high level routines that can be easily used to create the main views needed in VLSI conception. The design methodology presented in this thesis has been successfully used in the design of an image convolution circuit (of about 250 000 transistors) which will be described in detail.

Mots-clés : portabilité technologique, cellules précaractérisées, optimisations temporelles, placement, analyse temporelle, CAO VLSI, méthodologie de conception, architectures dédiées

Key-words : Technological portability, Standard-Cells, timing optimisations, placement,
timing analysis, VLSI CAD framework, conception methodology, specific architectures

Publications internes LIP6 1997 / LIP6 research reports 1997

Responsable Éditorial / Editor
webmaster@lip6.fr