Etude et réalisation d'une liaison série a un gigabaud indépendante du codage

A. Pierre Duplessix

LIP6 1997/023: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
102 pages - Octobre/October 1997 - French document.

PostScript : 3416 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Etude et réalisation d'une liaison série a un gigabaud indépendante du codage
Titre anglais : Study and design of a serial link chip working at one gigabaud and independant of data coding

Résumé : Passer d'une interface parallèle à une interface série permettrait d'augmenter considérablement les débits d'entrée/sortie des circuits intégres. Pour réaliser cette transformation, il faut disposer de nombreuses liaisons série integrées à la péripherie du circuit utilisateur. La liaison série est l'assemblage d'un convertisseur parallèle/série (ou sérialiseur), et d'un convertisseur série/parallèle (ou désérialiseur).
Les architectures parallèles, les infrastructures de réseaux, les applications multimédia font partie des domaines qui bénéficieraient largement de l'utilisation de liaisons série haut débit. Le sujet de cette thèse est la conception et la réalisation d'une liaison série haut débit adaptée à n'importe quel type de codage des donnees et à deux types de support physique : cable coaxial ou fibre optique. On vise la réalisation d'une macrocellule de faible surface et de faible consommation qui puisse être facilement intégrée dans un circuit CMOS.
Le document décrit principalement les principes fonctionnels originaux mis au point pour réaliser les transformations parallèle/série et série/parallèle. Il presente également les résultats concrets obtenus par la méthode proposée.

Abstract : Switching from a parallel interface to a serial interface would significantly increase the input and output flows of integrated circuits. To achieve this, one can integrate several serial links on the chip peripheral buffer ring. A serial link contains a parallel to serial transformer (serialiser) and a serial to parallel transformer (deserialiser). Parallel architecture, network structures and multimedia applications would largely benefit from the use of high speed serial links.
The subject of this study is designing a high speed serial link which can take as an input any type of coded data and which can transmit on two medias: optical cable or coaxial electrical cable. Our aim is to provide a macrocell with the following characteristics: small silicon area, reduced power consumption, easily implemented into a CMOS chip. The document describes the original principles that were put into shape to achieve parallel to serial and serial to parallel transformations. It also presents the results obtained by implementing those principles on a test chip.

Mots-clés : Liaison série - Boucle a verrouillage de delai - Transmission gigabit - HS Link - Retard variable

Key-words : Serial link - Delay locked loop - Gigabit transmission - HS Link - Variable delay

Publications internes LIP6 1997 / LIP6 research reports 1997

Responsable Éditorial / Editor
webmaster@lip6.fr